這些是未來兩期達人之路將提到的內容，除了AMD在5/6才宣佈的「新SSE5」，圖片早在「過年前」就畫好了，但因為刊出時間一再延期，加上複雜度實在
太高，所以「提前」公佈在blog。畢竟「x86是先天不良、後天失調的指令集架構」這句話寫了這麼多次，筆者寫的很煩，讀者看得很累，就索性整個畫出來
吧！
本圖解特地針對「對於x86指令集編碼結構與定址模式有興趣的讀者」，或著「想初步瞭解新指令概觀的程式設計者」。不過，電機與資訊科班背景的讀者，想必
對這些有字天書，應該都不陌生吧？
AMD SSE5與Intel AVX/LRBni
廠商
|
AMD
|
Intel
|
|||
指令集名稱
|
「舊」SSE5
|
「新」SSE5
|
AVX
|
LRBni
|
|
指令集正式發表日
|
2007/8/30
|
2009/5/6
|
2008/4/5
|
2009/3/27
|
|
首款對應處理器
|
Interlagos (32nm)
|
Sandy Bridge (32nm)Haswell (22nm，將導入FMA)
|
Larrabee (45nm)
|
||
預計問世時間
|
2011 (Interlagos)
|
2011 (Sandy Bridge)2013 (Haswell)
|
2010 (Larrabee)
|
||
指令型態
|
最長格式
|
三運算元
|
四運算元
|
三運算元（四運算元被取消）
|
三運算元
|
最長語法
|
四運算元
|
四運算元
|
四運算元
|
四運算元（實際三運算元）
|
|
暫存器寬度
|
128位元
|
●（XMM）
|
●（XMM）
|
●（XMM）
|
不明
|
256位元
|
╳
|
●（YMM）
|
●（YMM）
|
不明
|
|
512位元
|
╳
|
╳
|
╳
|
●（v0~v31）
|
|
Mask
|
╳
|
╳
|
╳
|
●（k0~k7）
|
|
最大資料暫存器數
|
16
|
16
|
16
|
32
|
|
新增欄位
|
Opcode3DREX
|
XOPOES
|
VEX
|
不明
|
|
新增欄位長度
|
2 Bytes
|
3 Bytes (8Fh)
|
3 Bytes（C4h）2 Bytes（C5h）
|
||
整合欄位
|
REX
|
●
|
●
|
●
|
|
Prefix
|
╳
|
●
|
●
|
||
Escape
|
╳
|
●
|
●
|
||
Intel i7 CPU 出貨季節概略圖
AMD/Intel 指令集圖示
